CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 秒表 vhdl

搜索资源列表

  1. shiyan3_24

    0下载:
  2. 多功能秒表的设计,VHDL实现,对学习数字逻辑的同学有帮助。-Multi-function stopwatch design, VHDL realize, the students study digital logic has to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:441434
    • 提供者:ZhengHuazhen
  1. watch

    0下载:
  2. 运用VHDL语言编写的秒表程序,能够精确的计时-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:264438
    • 提供者:awige
  1. second

    0下载:
  2. 关于VHDL写的秒表程序,有模块,顶层文件,仅供参考-On the stopwatch to write VHDL procedures modules, top-level documents, for reference only
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:478143
    • 提供者:娃娃
  1. stopwatch

    0下载:
  2. 一个用VHDL编写的秒表程序,可用Max+PlusII仿真-Prepared by a stopwatch with VHDL procedures, Max+ PlusII simulation can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:621048
    • 提供者:jiangshengcheng
  1. szmiaobiao

    0下载:
  2.  应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了系统的开发时间,提高了工作效率。本文介绍一种以FPGA为核心,以VHDL为开发工具的数字秒表,并给出源程序和仿真结果。 -Application of VHDL language design digital systems, a lot of design work can be completed on the computer, thereby reducing system development time a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:627611
    • 提供者:yyyyyy
  1. stopwatch

    0下载:
  2. Quartus II工程压缩文件,是一个典型的基于FPGA的秒表工程项目,有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based project of the stopwatch, a 50MHz frequency, counting, decoding modules. Using VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:465122
    • 提供者:kg21kg
  1. sfsdfdsf

    0下载:
  2. 基于EDA的秒表的VHDL源代码,计数时间高达24小时。-VHDL-based EDA source code of a stopwatch, counting time up to 24 hours.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:156737
    • 提供者:千语千舒
  1. miaobiao

    0下载:
  2. VHDL语言实现秒表并在共阴数码管上动态显示十进制数值-VHDL language stopwatch and digital control on a total of negative dynamic display decimal values
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:53397
    • 提供者:高天天
  1. MB

    0下载:
  2. vhdl秒表程序,从书上看到的例子,试了可以,值得学习。-vhdl stopwatch program, from the book to see examples of the test can be, it is worth learning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:272906
    • 提供者:张双洋
  1. miaobiao

    0下载:
  2. VHDL语言实现的秒表设计,具有分秒,计数清零等功能-VHDL language implementation of the stopwatch design, with the minutes and seconds, counting functions such as Clear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:316657
    • 提供者:tangchengjiang
  1. Design_of_multi-functional_sports_stopwatch

    0下载:
  2. 设计一个可以顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。用VHDL语言-Designed to be a cis-timing and countdown stopwatch. Required time ranges from 00.0S ~ 99.9S, with three digital tube display.
  3. 所属分类:Project Design

    • 发布日期:2017-04-02
    • 文件大小:234856
    • 提供者:林文
  1. mb

    0下载:
  2. 简单秒表(1分钟),希望对初学者有帮助,VHDL-Simple stopwatch (1 minute), want to be helpful for beginners, VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1046094
    • 提供者:陈俊
  1. VHDLscounter

    0下载:
  2. 通过VHDL自行设计的一个秒表共有4个输出显示,分别为、十分之一秒、秒、十秒、分,所以共有4个计数器与之相对应(3个十进制计数器,一个6进制计数器用来对十秒进行计数),整个秒表还需有一个复位信号和一个精确的10HZ时钟信号。-Of a self-designed by VHDL stopwatch showed a total of four outputs, namely, one-tenth of seconds, seconds, ten seconds, minutes, so a to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:330605
    • 提供者:zhangmin
  1. startwatch1

    0下载:
  2. 利用VHDL硬件描述语言实现 一个秒表设计,其中有5个VHDL文件。startwatch为顶层文件-The use of VHDL hardware descr iption language designed to achieve a stopwatch, of which five VHDL files. startwatch for the top-level files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2830
    • 提供者:李磊
  1. CANDY1

    0下载:
  2. 用VHDL实现的数字钟,实现消抖,计时,显示分秒,秒表等功能-VHDL implementation with digital clock and realize elimination shake, timing, displays minutes and seconds, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1343
    • 提供者:凌云
  1. VHDLforclock

    0下载:
  2. 用VHDL编写电子时钟芯片,具有整点报时,闹钟,秒表功能,调时可按十分与个位分别调时-The preparation of electronic clock chip with VHDL, with the whole point timekeeping, alarm clock, stopwatch function, can be transferred when the transfer is with a bit difference when the
  3. 所属分类:Other windows programs

    • 发布日期:2017-05-17
    • 文件大小:4539324
    • 提供者:林寒
  1. electricwatch

    0下载:
  2. 用VHDL语言设计多功能的电子表。实现基本电子表的时间显示、闹钟、秒表等功能-VHDL language design with multi-functional electronic watch. The time table to achieve basic electronic display, alarm clock, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:974982
    • 提供者:mollyma
  1. biao

    0下载:
  2. 用VHDL 描述的 “秒表"程序设计-Described using VHDL programming stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:837
    • 提供者:chong
  1. miaobiao

    0下载:
  2. vhdl实现秒表,功能包括计时、冻结时间显示、暂停-vhdl implementation stopwatch functions, including time, freezing time display, pause
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2148369
    • 提供者:nuandong
  1. VHDLSecondAndOther

    0下载:
  2. VHDL 秒表 计数器 等等的实验课程的优秀程序集,适合初学者学习-VHDL second and other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3178
    • 提供者:乔安山
« 1 2 3 4 56 7 8 »
搜珍网 www.dssz.com